◆…사진:IBM
IBM이 나노시트 구술을 통해 구현한 게이트 올 어라운드 트랜지스터 기반 2nm(나노미터) 칩을 세계 최초로 공개했다.
발표를 통해 IBM은 새로운 기술이 적용된 2nm(1nm=10억분의 1m) 칩은 현재 생산 중인 7nm 공정 칩세트보다 성능은 45% 높은 반면 전력 사용은 75% 줄일 수 있을 것이라고 밝혔다.
2nm 칩과 함께 7nm, 5nm 테스트 칩도 최초로 시연했다. 이들 테스트 칩은 500억 개의 트랜지스터를 내장했으며 이전 모델인 핀펫(FinFET)의 확장성 한계를 극복할 수 있는 것으로 알려진 새로운 아키텍처인 게이트 올 어라운드(gate-all-around, GAA)의 일부로 나노시트 구조를 적용한다는 특징이 있다.
현재 주력인 핀펫 구조는 지난 2011년 인텔이 22nm 노드용으로 상업 생산이 시작됐다. GAA는 핀펫의 핀을 게이트 재료로 모든 면을 3개의 와이어로 둘러싸 정전기 제어 효율을 높이는 한편 게이트 면적을 더욱 축소할 수 있다.
나노시트 기반 공정은 3nm 노드용으로 TSMC 등에서 도입을 준비하고 있다. IBM의 2nm 침에서 각 트랜지스터는 폭 40nm, 높이 5nm인 3개의 나노시트가 적층(쌓여)돼 있고 트랜지스터의 피치는 44nm, 게이트 길이는 12nm다.
IBM은 나노시트 트랜지스터의 소형화를 가능하게 만든 몇 가지 핵심 기술로 우선 나노시트와 벌크 웨이퍼 사이의 누설 전류를 제거하기 위해 바닥 유전체 기술을 이용함으로써 게이트를 12nm까지 축소할 수 있었다고 밝혔다.
이어 IBM의 등방성 건식 식각 기술을 기반으로 2세대 칩 내부 공간을 건식화 함으로써 게이트의 크기를 정밀하게 제어하는 한편 모바일에서 고급 서버용 칩에 이르기까지 전체 애플리케이션 범위에서 임계 전압 제어를 가능케 하는 새로운 다중 임계 전압 체계도 적용된 기술의 하나로 소개했다.
마지막으로 FEOL(front-end of line) 공정에 극자외선 리소그래피(EUV) 기술이 최초로 사용됐다. EUV는 이미 중간 및 백엔드 라인 공정에 사용되고 있지만 2nm 칩의 나노시트, 게이트와 같은 중요한 기능에는 처음으로 사용됐다는 점에서 의미가 크다.
새로운 2nm 공정 노드는 모바일 장치부터 고급 서버, 고성능 컴퓨팅에 이르는 거의 모든 영역의 애플리케이션에 적용될 수 있으며 IBM의 제조 파트너인 삼성전자에서 계속 제조될 것이라고 한다.
