애플의 A시리즈 AP(애플리케이션 프로세서)를 제조하는 대만의 TSMC가 완벽한 5nm 설계기술을 완성함에 따라 차기 아이폰에 탑재가능성이 높아졌다.
대만의 IT전문 보도매체 디지타임즈는 TSMC와 OIP(개방형 혁신 플랫폼) 내에서 5nm(나노미터, 1nm는 10억분의 1m)공정을 위한 설계 인프라를 완벽히 제공할 수 있는 기술을 확보했다고 8일 보도했다.
공개된 5nm 시스템 온 칩(Systems-on-chip, SoC)은 높은 성장이 예상되는 5G(5세대 이동통신)와 인공지능(AI) 시장을 겨냥한 차세대 모바일 제품 및 고성능 컴퓨팅(HPC) 애플리케이션의 설계가 가능하다.
TSMC는 선도적 EDA(탐색적 자료 분석, Exploratory data analysis) 및 IP 벤더들이 다양한 시험용 단말기를 통해 기술파일과 PDK(process design kit, 공정 설계 키트), 툴(도구), 플로우 및 IP 등을 포함한 완벽한 설계 인프라를 개발하고 검증하기 위해 협력하고 있다고 밝혔다.
개발된 5nm 공정은 이미 위험 생산(risk production) 생산단계에 접어들었으며 IC칩 설계자들에게 차세대 고급 모바일 및 HPC 애플리케이션을 위한 새로운 수준의 성능과 최적화된 전력 소비를 제공한다.
현재 주력인 7nm공정과 비교해 혁신적인 스케일링 기능은 ARM 코어텍스-A72 코어를 기준으로 1.8배의 로직 밀도와 15% 이상의 속도향상과 탁월한 S램(SRAM) 및 공정 구조(process architecture)로 구현 가능한 아날로그 면적의 축소가 가능하다.
5nm 공정은 EUV(노광 장비) 리소그래피(lithography, 미세하고 복잡한 전자회로를 반도체 기판에 그려 집적회로를 만드는 기술)가 제공하는 공정단순화의 이점을 통해 수율에서 탁월한 성과를 나타내고 있다고 회사 측은 주장했다.
TSMC의 포괄적 5nm 설계 인프라에는 5nm 디자인 룰 매뉴얼(DRM), SPICE(전자 회로 시뮬레이션) 모델, PDK 및 인터페이스IP의 전체 버전이 포함돼 있으며 인증된 EDA 툴과 설계 플로우(과정)의 모든 범위를 지원한다.
R&D 및 기술담당 부사장 클리프 하우(Cliff Hou)는 “우리의 5nm 기술은 AI 및 5G 활성화에 따라 기하급수적인 증가가 예상되는 컴퓨팅 파워에 대한 수요를 충족시키기 위해 업계에서 가장 혁신적인 로직 프로세스를 제공할 예정”이라며 “이를 위해 에코시스템 파트너와의 협력을 강화해 고객사들이 사용할 수 있는 실리콘 검증IP 블록 및 EDA 툴을 제공하겠다”고 말했다.
한편 TSMC는 오랫동안 애플의 A시리즈 칩셋을 공급해 오고 있으며 내년 공급할 5nm A14 칩셋은 물론 2022년 본격 생산을 시작할 3nm 칩의 공급도 예정돼 있다. 이로써 애플은 삼성전자 등 안드로이드 진영에 대한 속도경쟁은 물론 전력 소비에서도 안정적인 우위를 이어갈 수 있는 토대가 마련된 셈이다.
