대만의 IT전문 디지타임즈는 TSMC 공동 경영자인 마크 리우(Mark Liu)가 최근 투자자 회의에서 2018년 상반기 7nm(나노미터, 1nm는 10억분의 1m) 칩 생산을 시작할 예정임을 밝혔다고 18일 보도했다.
또한 5nm공정 적용을 위한 연구개발에 1년간 자원을 투입해 오고 있으며 2020년 상반기 중 새로운 공정을 통한 제품 생산을 시작할 준비가 완료될 수 있을 것이라고 덧붙였다.
더불어 5nm 극 자외선(EUV) 리소그래피(극히 미세하고 복잡한 전자회로를 반도체 기판에 그려 집적회로를 만드는 기술)를 적용할 준비를 하고 있다고 공개하며 “우리는 5nm 공정 가능성을 높이기 위한 EUV 개발에 상당한 진척을 보이고 있다”고 공개했다.
공동 대표 CC 웨이는 “10nm 공정 제품의 대량 공급은 올 1분기부터 시작될 수 있을 것으로 예상한다”며 “TSMC의 14/16nm 공정 제품의 시장 점유율도 지난해 40%에서 올해에는 70%까지 상승할 것”이라고 밝혔다.
특히 그는 제품 구성과 관련, 2016년 TSMC의 16nm 핀팻(FinFET) 공정은 일반16FF(16nm핀팻) 16FF+(16nm 핀팻 플러스)·16FFC(16nm 핀팻 콤팩트)가 전체 웨이퍼 생산의 20%에 달할 것으로 내다봤다.
또한 새로운 16FFC 공정은 저전력, 저가의 TSMC 16nm 핀팻 제품으로 2016년 1분기부터 대량공급에 들어갈 수 있을 것으로 예측했다.
웨이는 “2016년 하반기부터 대량생산을 위한 InFo(Integrated Fan Out) 웨이퍼 레벨 패키징 기술이 궤도에 오를 것”이라며 “많은 고객사를 확보하기 보다는 대량 발주하는 소수의 고객을 기대한다”고 말했다.
